Курс
Не инференс — обучение, на самом кристалле. Восемь модулей от пустого тулчейна до сети, которая учится на живом кремнии, целиком на открытых инструментах: без Vivado, без лицензий и без шагов, которые нельзя повторить самому.
Yosys, nextpnr-xilinx, prjxray, openFPGALoader и iverilog поставлены и проверены на macOS arm64 или Linux. Первый битстрим мигает светодиодом на настоящей плате, и нигде в цепочке нет вендорской лицензии.
Синхронный дизайн, регистры против защёлок и почему случайная защёлка — классический баг, вылезающий только на кремнии.
Почему float дорог, во что реально обходится квантование и откуда берутся тернарные форматы и форматы низкой разрядности.
Независимая эталонная модель на Python, повекторные проверки с известным ответом по ступеням, прогон через iverilog. Почему тестбенч, написанный из предпосылок самого дизайна, радостно соглашается с его багами.
От MAC к массиву и конвейеру. Чтение таймингового отчёта роутера и борьба за частоту на живом примере — включая то, почему аппаратный умножитель в тракте может оставить вас вообще без отчёта о частоте.
Слои, активации, поток данных и память на кристалле — работающие на плате, а не в симуляторе.
Обратный проход и SGD в RTL. Сеть учит XOR на самой FPGA, 4 из 4, побитово сходясь с эталоном. Руками это делали единицы.
Путь через Tiny Tapeout: подготовка дизайна, что меняется между FPGA и ASIC и где находится экосистема открытого кремния после перехода на IHP.
Только инференс, генерация через HLS, а под капотом всё равно вендорский тулчейн. Отличная вещь для своей задачи — но она не обучает на кристалле и не оставляет вас способным читать порождённый RTL.
Сделаны, чтобы научить вас их инструментам на их кремнии. Ничего не переносится во флоу, который можно запустить без лицензии.
Обычно останавливаются на симуляции, а где доходят до платы — там Vivado или Quartus.
Двух вещей нет нигде в этом списке: обратного прохода, идущего на самом кристалле, и флоу без вендорской лицензии внутри. Если вам нужен инференс через HLS — берите hls4ml: он хорош, он бесплатен, и я написал бы вам то же самое в письме.
Видео, код, наборы KAT-векторов, доступ к сообществу.
То же самое плюс удалённые прогоны на моих платах Artix-7. Своя плата не нужна.
Живые сессии, ревью кода и разбор вашего собственного дизайна вместе с вами.
Два дня с вашими инженерами вокруг задачи, которая у вас действительно есть.
Хватит базового Python и общего представления о цифровой логике. Verilog даётся с нуля, а два формата включают прогоны на моём железе.