Измеренные доказательства
Заявления про железо дёшево делать и трудно проверять, поэтому здесь собраны результаты, стоящие за всем остальным: что построено, что оно показало и как это проверено. Где перед вами заявка, а не победа, и прототип, а не продукт — так и написано.
Матричный умножитель 4×4 над собственным форматом GF16, синтезированный под Artix-7. Он укладывается в логику вообще без блоков DSP48 — либо 21 223 LUT, если разрешить 64 аппаратных умножителя. Блок комбинационный: регистров нет, а значит нет тактовой и никакая частота ему не принадлежит.
Прямой проход, градиент и обновление весов — всё в RTL, без хоста в контуре. Двухслойная ReLU-сеть учит XOR на самом кристалле, 4 из 4, каждый узел побитово от спецификации до бинарной FPGA.
Тот же исходник, что работает на FPGA, ушёл в открытый ASIC-процесс: GDS получен, тест на уровне вентилей пройден, precheck пройден.
Float, у которого экспонента — сбалансированное троичное число, а поля фиксированы: платить за декодирование режима не нужно, а на тернарной фабрике сложение экспонент нативно. Выигрыш по точности над takum, который здесь стоял, отозван — при равной ширине хранения сравнение сводится в ничью, а не в выигрыш. Устояло измеренное в железе, а не в точности: 38× меньше LUT на полном сумматоре против настоящего base-3 соперника. Диапазон ограничен ±40 в степенях двойки; это ограничение указано рядом с каждым результатом.
133 формальные спецификации: физический уровень GF16, BPSK-модем на AD9361, mesh-маршрутизация ETX, криптография ChaCha20-Poly1305 / X25519. Текст и изображения передаются между физически разными платами.
Побитовые тест-векторы для FP8, BF16, MXFP4 и microscaling-форматов: вендоронезависимый эталон для проверки арифметики низкой разрядности.
Эталонная модель пишется от спецификации, никогда от RTL.
Векторы с известным ответом на каждой ступени конвейера — регрессия указывает на сломавшуюся ступень.
Те же векторы снова прогоняются на физической плате. Согласие в симуляции не доказывает согласия на бинарной FPGA.
Yosys, nextpnr-xilinx, prjxray, openFPGALoader, iverilog. Между заявлением здесь и его воспроизведением никто не ставит проприетарную лицензию.
Подача в DARPA CLARA и участие в OpenAI Parameter Golf — это отправленная работа, а не выигранные контракты или взятые призы.
Замеры сняты на Xilinx Artix-7 и не являются многоугловой характеризацией.
Результат по обучению на бинарной FPGA доказан в малом масштабе: сеть учится на FPGA, но это не продакшн-ускоритель обучения.
Всё, что оценено, а не измерено, помечено как оценка.
На этой странице раньше стояли 323 МГц и 41.2 GOPS для матмула GF16. Перепроверка RTL 8 августа 2026 показала, что в блоке нет регистров, а значит нет тактовой и никакая частота ему принадлежать не может. Снято, а не объяснено.
Статьи, исходники и полный пример отчёта — всё открыто. Заявление, которое нельзя проверить, — просто предложение.