Блог
Тактирование, сброс и пересечения тактовых доменов за 27 уроков
Курс о тактах учит деревьям тактового сигнала, стратегии сбросов и пересечениям тактовых доменов в 27 уроках, и каждый урок открывает виджет, который не открывает ни один другой урок; три из них отчеканены для этого курса. Тело поста лежало в дереве незарегистрированным со времён PR курса; эта запись его подключает.
Появился третий курс t27. Курс 3, «Тактирование, сброс и пересечения тактовых доменов», — 27 уроков в 9 модулях по 3, он сцеплен с курсом по ИИ-числам так же, как тот сцеплен с FPGA-курсом: последний урок предыдущего курса ссылается вперёд, а урок 1 — назад. Каждый урок открывает один виджет и одну спеку t27 в браузерном плеере, а где браузерный раннер спеку ещё не исполняет, урок говорит об этом прямо, и виджет — запись нативного t27c на настоящей машине.
Девять модулей
| Модуль | Чему учит |
|---|---|
| 1, Что такое тактовый сигнал | Тактовый домен как все триггеры, делящие один фронт; период, джиттер и место, где тактовый сигнал платы входит в кристалл. |
| 2, Деревья тактового сигнала | Перекос и задержка прохождения, сеть глобальных буферов и почему стробирование клока логикой тихо чеканит новый домен. |
| 3, PLL и MMCM | Умножить и поделить один тактовый сигнал в другой, фаза шагами 1/56 периода VCO и какие тактовые сигналы анализатор считает родственными. |
| 4, Сбросы | Ассертировать асинхронно, снимать синхронно: три вида сброса, конвейер снятия и дерево сброса. |
| 5, Метастабильность | Окно setup-hold, MTBF в целочисленной арифметике log2 и двухтриггерный синхронизатор. |
| 6, Пересечение многих бит | Почему двоичная шина рвётся при сэмплировании в другом домене, почему код Грея нет, и рукопожатия для импульсов. |
| 7, Асинхронный FIFO | Указатели, флаги и глубина: буфер, переносящий поток между двумя тактовыми сигналами. |
| 8, Ограничения | create_clock, false path и max delay, и тайминг выводов против клока, которым ведёт другая микросхема. |
| 9, На плате | Отчёт CDC, одно пересечение, захваченное на RX-триггерах разведённого дизайна E3, и дифф битстрима, замыкающий курс. |
Три новые спеки
Курсу понадобились модели, которых в дереве не было, и он добавляет три спеки. specs/fpga/mmcm.t27 моделирует MMCME2: 16 тестов и 4 инварианта покрывают окно VCO, диапазоны M/D/O, дробное умножение в восьмых долях, шаг фазы 1/56 и модель захвата. specs/fpga/reset_sync.t27 называет три вида сброса: 16 тестов и 3 инварианта. specs/fpga/mtbf.t27 считает MTBF в целочисленном log2 с 10 дробными битами, потому что честный ответ переполняет любой целочисленный счёт секунд: 15 тестов и 4 инварианта. Каждая константа, взятая не из документа, помечена в шапке спеки как допущение — рядом с документом, из которого её нет.
| Спека | Тесты | Инварианты | Что помечает шапка |
|---|---|---|---|
| mmcm.t27 | 16 | 4 | Диапазоны DIVCLK, MULT, CLKOUT и шаг фазы 1/56 из UG472; окно VCO и окно захвата помечены как допущения — точные числа по степеням скорости лежат в UG472 и DS181. |
| reset_sync.t27 | 16 | 3 | Рекомендуемая форма (асинхронный ассерт, синхронное снятие) и числа ступеней, которые она принимает. |
| mtbf.t27 | 15 | 4 | Форма уравнения из WP323; tau 50 пс и W 10 пс помечены как допущения — вендоры публикуют параметры триггеров лишь частично. |
Что показывают записи
В галерее шестнадцать новых карточек-кастов, по одной записи на записанный урок, снятых нативным t27c 0.4.0 на ноутбуке. Запись показывает запуск, который важен, и читает вердикт из текста. Урок MTBF показывает, как одна ступень оставляет -200 пс запаса и log2-MTBF -19513 в Q10, а две ступени — 9800 пс и 275887. Запись мутации MMCM расширяет нижнюю границу окна VCO с 800000 до 400000 кГц одной строкой sed, и падает ровно тот тест, который называет число, что он отвергает. Запись мутации FIFO меняет инкремент указателя головы с + 1 на + 3, и все тесты по-прежнему проходят, потому что набор утверждает заполнение и флаги, но никогда значения указателей: та самая дыра, в которую проскользнул бы разорванный многобитный указатель.
Числа о плате — настоящие запуски, каждый назван в источниках данных виджета, который его показывает. Урок спеки платы запускает её нативно: 15 тестов, 11 инвариантов, а кольцевой генератор CFGMCLK измерен на 70770, 68490 и 67200 кГц на трёх подключенных кристаллах через JTAG — против номинала 65 МГц, который UG470 даёт как коридор 50-80 МГц. Урок тайминга выводов читает два записанных прогона разведённого дизайна E3 для платы AX7203: минимальный TX hold 3445 пс на eth_txd[1], минимальный запас между полубайтами 10900 пс на rxctl_n — и оба это модель по собственному SDF nextpnr о разведённом дизайне, а не измерение на плате, о чём и сказано. Урок захвата запускает tri fpga-rxcap на том же SDF: hold 10900 пс на rxctl_n при RXC на 2,4 нс позади своих данных через BUFG.
Чего это не показывает
- Браузерный плеер по-прежнему пропускает блоки test и invariant, поэтому каждый записанный вердикт идёт нативно. Работа над раннером — задача trinity#1477, она не влита.
- Числа тайминга E3 — модель по SDF nextpnr о разведённом дизайне, а не измерения на плате AX7203, и уроки говорят об этом прямо.
- Окно VCO, окно захвата, tau и W помечены как допущения в шапках спек; настоящий дизайн читает свои числа из своего отчёта тайминга или из отчёта CDC вендора.
- Урок тестбенча FIFO открывает fifo.t27 с записью дисциплины мутаций вместо спеки тестбенча: дерева fifo_tb.t27 ещё нет, и текст урока говорит именно это.
- Три новые спеки живут в вендоренном дереве файлов сайта; их ещё нет в gHashTag/t27, и пока их не перенесли, вендоренная копия — единственная.
- t27c test-report возвращает 0, когда тест падает (t27#7370), поэтому записи читают вердикты из текста, а не из кодов возврата.
Попробуйте
- Курс 3, «Тактирование, сброс и CDC»: t27.ai/learn/clocks-and-cdc/
- Урок 14, среднее время между отказами: t27.ai/learn/mtbf/
- Урок 27, поменяй и сравни: t27.ai/learn/capstone-diff/
- В приложении: t27.ai/#/clocks-and-cdc
Чего это не решает
- Раннер в браузере компилирует спеки уроков, но пока не исполняет тест-блоки (trinity#1477); уроки показывают записанный вывод t27c.
- Числа тайминга E3 -- модель по SDF nextpnr о разведённом дизайне, а не измерения на плате AX7203.
- Этот пост был закоммичен вместе с телом курса, но не зарегистрирован в postsIndex; публикуется с PR курса шин (Refs #1482).
Пруфы
Поработаем вместе
Нужно довести FPGA/RTL-задачу до замеров на железе?
Работаю по контракту и part-time с hardware-AI, FPGA/RTL и ML-системами — от спецификации и открытого тулчейна до воспроизводимых измерений.